VHDL - conception pour cible FPGA

Objectifs

À l'issue de la formation, le participant sera en mesure de :
Appréhender le langage VHDL et ses multiples possibilités
Connaître la syntaxe et les constructions essentielles utilisées pour le design FPGA
Produire du code VHDL de qualité conforme aux contraintes liées à la synthèse de FPGA
Simuler fonctionnellement un design en lui appliquant des stimuli via l'écriture d'un test bench simple

Programme de la formation

Cette formation vous permettra d'acquérir des compétences générales dans la pratique du VHDL, langage destiné à représenter le comportement et l'architecture d'un système électronique numérique. Vous pourrez découvrir ce langage et développer votre premier projet VHDL.

Validation et sanction

Attestation de formation

Type de formation

Non certifiante

Sortie

Sans niveau spécifique